Desain Modul Mata Kuliah Perancangan Sistem Digital Berbasis Verilog HDL di Akademi Teknologi AUB Surakarta

Agus Nugroho(1*) , Yoiceta Vanda(2) , Joko Rochmadi(3)


(1) Program Studi Teknik Mesin, Akademi Teknologi AUB Surakarta
(2) Program Studi Teknik Elektronika, Akademi Teknologi AUB Surakarta
(3) Program Studi Teknik Mesin, Akademi Teknologi AUB Surakarta
(*) Corresponding Author

Abstract


Field Programmable Gate Array (FPGA) adalah FPGA (Field Programmable Gate Array) merupakan salah satu tipe dari PLD (Programmable Logic Devic), atau komponen logic yang dapat diprogram fungsi logicnya sesuai dengan keinginan. Di dalam chip FPGA terdapat ribuan sampai jutaan gerbang, dimana gerbang-gerbang tersebut akan membentuk fungsi-fungsi logic. Untuk menunjang materi tentang FPGA ini maka pada kurikulum pembelajaran pada Akademi Teknologi AUB Surakarta jurusan Teknik Elektronika disajikanlah matakuliah yang mempelajari tentang FPGA. Modul pembelajaran ini dapat membantu dosen maupun mahasiswa untuk memanfaatkan UP2 Board dari Altera sebagai teaching aid dan program Aplikasi Quartus II sebagai Simulator.

Keywords


Verilog; FPGA; HDL; Desain Modul

Full Text:

PDF

References


Brown, Stephen., Vranesic, Zvonko., 2003, Fundamentals Of Digital Logic with Verilog Design, Mc Graw Hill, New York.

Mano, M. Morris., 2002, Digital Design Third Edition, Prentice Hall, New Jersey,.

Zeidman, B., 2004, Introduction to CPLD and FPGA Design, Embedded System Conference, San Fransisco,

Padmanabhan, T.R., Sundari, Tripura, Bala, B., 2003, Design Trough Verilog HDL, United State of America.

Ashenden, J., Peter., 2008, Digital Design: An Embedded Systems Approach Using Verilog/VHDL, Morgan Kaufmann.

Grout Ian. 2008, Digital Systems Design with FPGAs and CPLDs, Newness.

Maxfield, C. 2004, The Design Warrior’s Guide to FPGAs. Mentor Graphics Corporation and Xilinx, Inc, USA.

Siswono, Hartono., Syahrul, Elfitrin., Yulisdin. 2004, Peningkatan Proses Belajar Mengajar Sistem Digital Menggunakan Simulator Xilinx.

Abdillah, Fahmi, Wijayanto, Ardik. Tjatur, Wahjoe S, Susetyoko, Ronny, Pengembangan modul pembelajaran de lorenzo process control dengan metode jaringan syaraf tiruan (jst) yang berbasis open source. Jurusan Teknik Elektronika, Politeknik Elektronika Negeri Surabaya Kampus PENS-ITS. Sukolilo, Surabaya

Altera. 1997, MAXplus+II Getting Started, Altera Corp., U.S,.

www.asic-world.com/verilog/ veritut.html

www.altera.com


Article Metrics

Abstract views: 71 | PDF views: 49

Jurnal Ilmiah Guru Indonesia is published by Indonesian Journal Publication. The content of this website is licensed under a Creative Commons Attribution-ShareAlike 4.0 International License
© Jurnal Ilmiah Guru Indonesia Statistics Clicky View Statcounter